Комп'ютери використовують оперативну пам'ять (ОЗП) для зберігання та отримання інформації таким чином, щоб вона була легко і миттєво доступна. У комп'ютерах використовується два типи оперативної пам'яті: динамічна ОЗП (DRAM) та статична оперативна пам'ять (ОЗП). Кожна з них має свої власні переваги та недоліки. SRAM має перевагу швидкості, а DRAM набагато дешевше. Більшість комп'ютерів використовують обидва типи, але DRAM набагато більш поширена і виконує більшу частину роботи.
Чіп динамічної оперативної пам'яті містить мільйони осередків пам'яті, кожна складається з транзистора та конденсатора. Кожна з цих осередків може містити 1 біт інформації, яка зчитується комп'ютером як 1 або 0. Для визначення показань біт транзистор перевіряє наявність заряду в конденсаторі. Якщо заряд є, то читання 1; якщо ні, то читання 0. Осередки розташовані у квадратній конфігурації, причому рядки та стовпці нумеруються у тисячах.
Проблема з динамічним ОЗУ полягає в тому, що конденсатор дуже швидко втрачає енергію і може утримувати заряд лише на секунду. Для підтримки заряду в конденсаторі та збереження інформації потрібна схема оновлення. Цей процес оновлення відбувається сотні разів на секунду і вимагає, щоб усі осередки були доступні, навіть якщо інформація не потрібна. Коли зчитується кожен рядок осередків, центральний процесор комп'ютера (ЦП) перезаписує кожен біт інформації, заряджаючи конденсатори в міру потреби.
З іншого боку, чіпи статичної пам'яті ОЗП використовують іншу технологію. Осередки пам'яті виконують різкий поворот між 0 і 1 без використання конденсаторів, що означає, що процес оновлення не потрібний, і доступ відбувається тільки тоді, коли потрібна інформація. Без необхідності постійного доступу до всієї інформації SRAM набагато швидше, ніж DRAM. Взагалі кажучи, ці чіпи набагато енергоефективніші, але це пов'язано тільки з їх обмеженою потребою в доступі до пам'яті, а рівень споживання зростає з великим їх використанням.
Найбільшим недоліком SRAM є простір. Кожен транзистор у динамічному чіпі RAM може зберігати один біт інформації, і для зберігання біта з використанням SRAM потрібно від чотирьох до шести транзисторів. Це означає, що динамічний чіп RAM міститиме як мінімум у чотири рази більше пам'яті, ніж статичний чіп RAM того ж розміру, що робить SRAM набагато дорожчим. DRAM частіше використовується для пам'яті персонального комп'ютера, а чіпи SRAM кращі, коли проблема енергоефективності є проблемою, наприклад, в автомобілях, побутовій техніці та кишенькових електронних пристроях.
□ tдост - час пошуку інформації на носії;
□ Vрахує ~~ швидкість зчитування суміжних байтів інформації поспіль (трансфер). Нагадаємо загальноприйняті скорочення: з - секунда, мс - мілісекунд, мкс - мікросекунд, nc - наносекунд; 1 с = 106мс = 106мкс = 109нс.
Статична та динамічна оперативна пам'ять
Оперативна пам'ять може будуватися на мікросхемах динамічного (Dinamic Random Access Memory – DRAM) або статичного (Static Random Access Memory – SRAM) типу.
Статичнийтип пам'яті має істотно більш високу швидкодію, але значно дорожче динамічного. У статичній пам'яті елементи (комірки) побудовані різних варіантах тригерів - схем із двома стійкими станами. Після запису біта в такий осередок вона може перебувати в цьому стані як завгодно довго - необхідна лише наявність харчування. При зверненні до мікросхеми статичної пам'яті на неї подається повна адреса, яка за допомогою внутрішнього дешифратора перетворюється на сигнали вибірки конкретних осередків. Осередки статичної пам'яті мають малий час спрацьовування (одиниці наносекунд), проте мікросхеми на їх основі мають низьку питому ємність (одиниці мегабіт на корпус) та високе енергоспоживання. Тому статична пам'ять використовується в основному як мікропроцесорна і буферна (кешпам'ять).
У динамічноїпам'яті комірки побудовані на основі напівпровідникових областей з накопиченням зарядів (своєрідних конденсаторів), що займають набагато меншу площу, ніж тригери, що практично не споживають енергії при зберіганні. Конденсатори розташовані на перетині вертикальних та горизонтальних шин матриці; запис та зчитування інформації здійснюється подачею електричних імпульсів по тих шинах матриці, які з'єднані з елементами, що належать обраному осередку пам'яті. При зверненні до мікросхеми на її входи спочатку подається адреса рядка матриці, що супроводжується сигналом RAS (Row Address Strobe - строб адреси рядка), потім, через деякий час - адреса стовпця, що супроводжується сигналом AS (Column Address Strobe - строб адреси стовпця). Оскільки конденсатори поступово розряджаються (заряд зберігається в комірці протягом декількох мілісекунд), щоб уникнути втрати інформації, що зберігається, заряд у них необхідно постійно регенерувати, звідси і назва пам'яті - динамічна. На підзаряд витрачається енергія і час, і це знижує продуктивність системи.
Осередки динамічної пам'яті проти статичної мають більший час спрацьовування (десятки наносекунд), але більшу питому щільність (близько десятків мегабіт на корпус) і менше енергоспоживання. Динамічна пам'ять використовується для побудови оперативних пристроїв пам'яті основної пам'яті ПК.
https://pandia.ru/text/78/135/images/image002_232.gif" width="491" height="2 src="> Основна пам'ять
При розгляді структури основної пам'яті можна говорити як про фізичну структуру, тобто про основні її конструктивні компоненти, так і про логічну структуру, тобто про її різні галузі, умовно виділені для організації більш зручних режимів їх використання та обслуговування.
Фізична структура основної пам'яті
Спрощена структурна схема модуля основної пам'яті при його матричній організації представлена на рис. 6.1.
При матричній організації адреса осередку, що надходить у регістр адреси Реєстр. адр.,наприклад, за 20-розрядним кодовим шинам адреси,ділиться на дві 10-розрядні частини, що надходять відповідно до Реєстр. адр.Xі Реєстр. адр.Y. З цих регістрів коди напівадрес надходять до дешифраторів ДешифраторXі ДешифраторУ кожного з яких відповідно до отриманої адреси вибирає одну з 1024 шин. По вибраних шин подаються сигнали запису/зчитування в комірку пам'яті, що знаходиться на перетині цих шин. Таким чином, адресується 106 (точніше, 10242) осередків.
Зчитувана або записувана інформація надходить у регістр даних(Рег.-даних), безпосередньо пов'язаний з кодовими шинами даних. Управляючі сигнали, що визначають, яку операцію слід виконати, надходять за кодовими шинами інструкцій. Куб пам'ятімістить набір запам'ятовуючих елементів - власне осередків пам'яті.
Основна пам'ять(ОП) містить оперативне (RAM- Random Access Memory) та постійне (ROM- Read Only Memory) запам'ятовуючі пристрої.
Оперативний пристрій(ОЗУ)призначене для зберігання інформації (програм та даних), що безпосередньо бере участь у обчислювальному процесі в поточний інтервал часу. ОЗП - енергозалежна пам'ять: при відключенні напруги живлення інформація, що зберігається в ній, втрачається. Основу ОЗУ становлять мікросхеми динамічної пам'яті DRAM. Це великі інтегральні схеми, що містять матриці напівпровідникових запам'ятовувачів
елементів – напівпровідникових конденсаторів. Наявність заряду в конденсаторі зазвичай означає «1», відсутність заряду-«Про». Конструктивно елементи оперативної пам'яті виконуються у вигляді окремих модулів пам'яті - невеликих плат з напаяними на них однією або частіше кількома мікросхемами. Ці модулі вставляються в роз'єм - слоти на системній платі. На материнській платі може бути кілька груп рознімань (банків) для встановлення модулів пам'яті; в один банк можна ставити лише блоки однакової ємності; блоки різної ємності можна встановлювати у різних банках.
https://pandia.ru/text/78/135/images/image003_187.gif" width="490">дулей пам'яті дуже висока - середній час напрацювання на відмову становить сотні тисяч годин, але тим не менш вживаються і додаткові заходи підвищення надійності Питання забезпечення надійності і достовірності зважаючи на їх важливість спеціально розглянуті в частині 6 підручника, тут лише вкажемо, що одним з напрямків, що підвищують надійність функціонування підсистеми пам'яті, є використання спеціальних схем контролю та надлишкового кодування інформації.
Модулі пам'яті бувають з контролем парності (parity) і без контролю парності (nоn parity) біт даних, що зберігаються. Контроль за парністю дозволяє лише виявити помилку і перервати виконання програми, що виконується. Існують і дорожчі модулі пам'яті з автоматичною корекцією помилок - ЕСС-пам'ять, що використовують спеціальні коригувальні коди з виправленням помилок (див. розділ "Забезпечення достовірності інформації" глави 20).
ПРИМІТКА
Деякі недобросовісні фірми (китайські, наприклад) з метою підвищення конкурентоспроможності своїх виробів в очах недосвідчених покупців ставлять у модулі спеціальний імітатор парності - мікросхему-суматор, що видає при зчитуванніні комірки завжди правильний біт парності. В цьому випадку ніякого контролю немає,лише імітується його виконання. Треба сказати, що ця імітація іноді і корисна, бо існують системні плати, що вимагають своєї коректної роботи при сутності біта контролю парності.
Мікросхемами пам'яті типу DIP. SIMM бувають двох різних типів: короткі на 30 контактів (довжина 75 мм) і довгі на 72 контакту (довжина 100 мм.) Модулі SIMM мають ємність 256 Кбайт, 1,4, 8, 16, 32 і 64 Мбайт. вони мають час обігу 60 і 70 Н. Зараз такий час обігу вважається небажаним, тому модулі SIMM зустрічаються тільки в застарілих ПК.
DIMM(Dual In line Memory Module) - сучасніші модулі, що мають 168-контактні роз'єми (довжина модуля 130 мм); можуть встановлюватися лише ті типи системних плат, які мають відповідні роз'єми. Поява DIMM стимулювалось використанням процесорів Pentium, що мають шину даних 64 біт. Необхідне число модулів пам'яті заповнення шини називається банком пам'яті. У разі 64-розрядної шини для цього потрібно два 32-бітові 72-контактні модулі SIMM або один 64-бітовий модуль DIMM, що має 168 контактів. Модуль DIMM може мати розрядність 64 біти (без контролю парності), 72 біти (з контролем парності) та 80 біт (пам'ять ЄСС). Ємність модулів DIMM: 16, 32, 64,128, 256 та 512 Мбайт. Час обігу, характерний для сучасних модулів DIMM, що працюють на частоті 100 та 133 МГц (модулі РС100, РС133), лежить у межах 6-10 нc.
RIMM(Rambus In line Memory Module) – новий тип оперативної пам'яті. Поява пам'яті Direct Rambus DRAM вимагає нового конструктиву для модулів пам'яті. Мікросхеми Direct RDRAM збираються в модулі RIMM, зовні подібні до стандартних DIMM, що, до речі, і знайшло відображення в назві модулів нового конструктиву. На платі модуля RIMM може бути до 16 мікросхем пам'яті Direct RDRAM, встановлених по вісім штук із кожного боку плати. Модулі RIMM можуть бути використані на системних платах форм-фактором ATX, BIOS і чіпсети яких розраховані на використання даного типу пам'яті. Серед мікросхем фірми Intel це чіпсети i820, i840, i850 та їх модифікації. На системній платі може бути чотири роз'єми під дані модулі. Слід зазначити, що модулі RIMM потребують інтенсивного охолодження. Це пов'язано зі значним енергоспоживанням і, відповідно, тепловиділенням, що обумовлено високою швидкодією даних модулів пам'яті (час звернення 5 не нижче). Хоча зовні модулі RIMM нагадують модулі DIMM, вони мають менше контактів і з обох сторін закриті спеціальними металевими екранами, які захищають модулі RIMM, що працюють на великих частотах, екрануючи їх чутливі електронні схеми від зовнішніх електромагнітних наведень. В даний час специфікації визначають три типи модулів, що відрізняються робочими частотами та пропускною здатністю. Позначаються вони як RIMM PC800, RIMM PC700, RIMM PC600. Найбільш швидкодіючими є модулі RIMM PC800, що працюють із чіпсетом i850, на зовнішній тактовій частоті 400 МГц і мають пропускну здатність 1,6 Гбайт/с. Модулі
RIMM PC600 та RIMM PC700 призначені для роботи на підвищених частотах шини пам'яті, наприклад, на частоті 133 МГц, що підтримується сучасними чіпсетами.
Типи оперативної пам'яті
Розрізняють такі типи оперативної пам'яті:
□ DRDRAM в. д.т.
FPM DRAM
FPM DRAM(Fast Page Mode DRAM) - динамічна пам'ять зі швидким сторінковим доступом, активно використовується з мікропроцесорами 80386 і 80486. Пам'ять зі сторінковим доступом відрізняється від звичайної динамічної пам'яті тим, що після вибору рядка матриці та утриманні RAS допускає багаторазове встановлення адреси стовпця, що стробується CAS. Це дозволяє прискорити блокові передачі, коли весь блок даних або його частина знаходяться всередині одного рядка матриці, яка називається в цій системі сторінкою. Існує два різновиди FPM DRAM, що відрізняються часом обігу: 60 і 70 нc. Зважаючи на свою повільність вони не ефективні в системах з процесорами рівня Pentium II. Модулі FPM DRAM переважно випускалися в конструктиві SIMM.
RAM EDO
RAM EDO(EDO - Extended Data Out, розширений час утримання даних на виході), фактично є звичайними мікросхемами FPM, до яких додано набір регістрів-«засувок», завдяки чому дані на виході можуть утримуватися протягом наступного запиту до мікросхеми. При сторінковому обміні такі мікросхеми працюють у режимі простого конвеєра: утримують на виході вміст останньої обраної комірки, тоді як на їх входи вже подається адреса наступного комірки, що вибирається. Це дозволяє приблизно 15 % проти FPM прискорити процес зчитування послідовних масивів даних. За випадкової адресації така пам'ять ніякого виграшу в швидкодії не дає. Пам'ять типу RAM EDO має мінімальний час обігу 45 нc і максимальну швидкість передачі даних каналом процесор-пам'ять 264 Мбайт/с. Модулі RAM EDO випускалися у конструктивах SIMM та DIMM.
BEDO DRAM
BEDO DRAM(Burst Extended Data Output, EDO з блоковим доступом). Сучасні процесори завдяки внутрішньому та зовнішньому кешування команд
та даних обмінюються з основною пам'яттю переважно блоками слів максимальної довжини. Цей вид пам'яті дозволяє читати дані пакетно (блоками), тому дані зчитуються блоками за один такт. У разі пам'яті ВЕDО відпадає необхідність постійної подачі послідовних адрес на входи мікросхем з дотриманням необхідних тимчасових затримок - досить стробувати перехід до чергового слова блоку. Цей метод дозволяє BEDO DRAM працювати дуже швидко. Пам'ять BEDO DRAM підтримують деякі чіпсети фірм VIA Apollo (580VP, 590VP, 680VP) та Intel (i480TX тощо) на частоті шини не вище 66 МГц. Активну конкуренцію цього виду пам'яті становить пам'ять SDRAM, яка поступово її витісняє. BEDO DRAM представлена модулями та SIMM та DIMM.
SDRAM(Synchronous DRAM – синхронна динамічна пам'ять), пам'ять із синхронним доступом, збільшує продуктивність системи за рахунок синхронізації швидкості роботи ОЗУ зі швидкістю роботи шини процесора. SDRAM також здійснює конвеєрну обробку інформації, виконується внутрішній поділ масиву пам'яті на два незалежні банки, що дозволяє поєднувати вибірку з одного банку з установкою адреси в іншому банку. SDRAM також підтримує блоковий обмін. Основна вигода від використання SDRAM полягає у підтримці послідовного доступу в синхронному режимі, де вдається виключити додаткові такти очікування. Пам'ять SDRAM може стійко працювати на високих частотах: випускаються модулі, розраховані працювати при частотах 100 МГц (специфікація РС100) і 133 МГц (РС133). На початку 2000 року фірма Samsung оголосила про випуск нових чіпів SDRAM із робочою частотою 266 МГц. Час звернення до даних у цій пам'яті залежить від внутрішньої тактової частоти МП і досягає 5-10 нc, максимальна швидкість передачі даних процесор-пам'ять при частоті 100 МГц шини становить 800 Мбайт/с (фактично дорівнює швидкості передачі даних по каналу процесор-кеш). Пам'ять SDRAM дає загальне збільшення продуктивності ПК приблизно на 25 %. Щоправда, ця цифра відноситься до роботи ПК без кеш-пам'яті - за наявності потужної кеш виграш у продуктивності може становити лише кілька відсотків. SDRAM зазвичай випускається у 168-контактних модулях типу DIMM. Використовується не тільки як оперативна пам'ять, але і як пам'ять відеоадаптерів, де вона корисна при перегляді живого відео і при роботі з тривимірною графікою.
DDR SDRAM
DDR SDRAM(Double Data Rate SDRAM – SDRAM 2). Варіант пам'яті SDRAM, який здійснює передачу інформації по обох напрямках тактового сигналу. Це дозволяє подвоїти пропускну здатність у порівнянні з традиційною пам'яттю SDRAM (до 1,6 Гбайт/с при частоті шини 100 МГц). Крім того, DDR SDRAM може працювати на вищій частоті - на початку 2000 року було випущено 143, 166 та 183 МГц 64-мегабітні модулі DDR SDRAM. Модулі DDR DRAM конструктивно сумісні із традиційними 168-контактними DIMM. Використання
зується не тільки як елементи оперативної пам'яті, а й у високопродуктивних відеоадаптерах. Наразі вони орієнтовані насамперед на ринок відеоадаптерів.
DRDRAM(Direct Rambus DRAM – динамічна пам'ять із прямою шиною для RAM). DRDRAM – перспективний тип оперативної пам'яті, що забезпечує значне зростання продуктивності комп'ютерів. Висока швидкодія пам'яті Direct RDRAM досягається рядом особливостей, що не зустрічаються в інших типах. Зокрема застосуванням власної двобайтової шини RAM Bus з частотою 800 МГц, що забезпечує пікову пропускну здатність до 1,6 Гбайт/с. Контролер пам'яті Direct RDRAM керує шиною Rambus та забезпечує перетворення її протоколу з частотою 800 МГц у стандартний 64-розрядний інтерфейс із частотою шини до 200 МГц. Фірма Intel випустила чіпсети i820, i840, i850 із підтримкою. DRDRAM Модулі Direct RDRAM - RIMM зовні подібні до модулів DIMM. Масовий випуск пам'яті DRDRAM та її інтенсивне використання у комп'ютерах очікується у найближчому майбутньому.
Постійні пристрої, що запам'ятовують
Постійний запам'ятовуючий пристрій (ПЗУабо ROM - Read Only Memory, пам'ять тільки для читання) також будується на основі встановлених на материнській платі модулів (касет) і використовується для зберігання незмінної інформації: завантажувальних програм операційної системи, програм тестування пристроїв комп'ютера та деяких драйверів базової системи вводу-виводу (BIOS) і т.д.
До ПЗУ прийнято відносити енергонезалежні постійні та напівпостійні пристрої, що запам'ятовують, з яких оперативно можна тільки зчитувати інформацію, запис інформації в ПЗУ виконується поза ПК в лабораторних умовах або за наявності спеціального програматора і в комп'ютері. За технологією запису інформації можна виділити ПЗУ наступних типів:
□ мікросхеми, що програмуються тільки при виготовленні - класичні або маскові ПЗУ або ROM;
□ мікросхеми, що програмуються одноразово в лабораторних умовах - про
грамовані ПЗП (ППЗП) або programmable ROM (PROM);
□ мікросхеми, що програмуються багаторазово, - перепрограмовані ПЗУ
або erasable PROM (EPROM). Серед них слід відзначити електрично пе
репрограмовані мікросхеми EEPROM (Electrical Erasable PROM), в тому
числі ФЛЕШ-пам'ять(FLASH-пам'ять).
Модулі та касети ПЗУ, що встановлюються на системній платі ПК, мають ємність, що зазвичай не перевищує 128 Кбайт. Швидкодія у постійній пам'яті менша, ніж у оперативної, тому для підвищення продуктивності вміст ПЗП копіюється в ОЗП, і при роботі безпосередньо використовується тільки ця копія, звана також тіньовою пам'яттюПЗП (Shadow ROM).
В даний час у ПК використовуються напівпостійні, перепрограмовані запам'ятовуючі пристрої - FLASH-пам'ять. Модулі або карти FLASH-пам'яті можуть встановлюватися прямо в роз'єм материнської плати і мають наступні параметри: ємність від 32 Кбайт до 15 Мбайт (у ПЗУ використовується до 128 Кбайт), час звернення за зчитуванням 0,035-0,2 мкс, час запису одного байта 2 -10 мкс; FLASH-пам'ять - енергонезалежний пристрій. Прикладом такої пам'яті може бути пам'ять NVRAM - Non Volatile RAM зі швидкістю запису 500 Кбайт/с. Зазвичай для перезапису інформації необхідно подати спеціальний вхід FLASH-пам'яті напруга програмування (12 У), що унеможливлює випадкового стирання інформації. Перепрограмування FLASH-пам'яті може виконуватися безпосередньо з дискети або клавіатури ПК за наявності спеціального контролера або зовнішнього програматора, що підключається до ПК. FLASH-пам'ять може бути дуже корисною як для створення дуже швидкодіючих, компактних, альтернативних НМД пристроїв, що запам'ятовують - «твердотільних дисків», так і для заміни ПЗУ, що зберігає програми BIOS, дозволяючи «прямо з дискети» оновлювати і замінювати ці програми на новіші версії під час модернізації ПК.
Логічна структура основної пам'яті
Структурно основна пам'ять складається з мільйонів окремих осередків пам'яті, ємністю 1 байт кожна. Загальна ємність основної пам'яті сучасних ПК зазвичай лежить у межах від 16 до 512 Мбайт. Місткість ОЗП на один-два порядку перевищує ємність ПЗП: ПЗП займає 128 Кбайт, решта обсягу - це ОЗП. Кожна комірка пам'яті має свою унікальну (відмінну від усіх інших) адресу. Основна пам'ять має для ОЗУ та ПЗУ – єдиний адресний простір.
Адресний простірвизначає максимально можливу кількість безпосередньо адресованих осередків основної пам'яті. Адресний простір залежить від розрядності адресних шин, бо максимальна кількість різних адрес визначається різноманіттям двійкових чисел, які можна відобразити в прозрядах, тобто адресний простір дорівнює 2", де п- Розрядність адреси. За основу в ПК взято 16-розрядний адресний код, що дорівнює за довжиною розміру машинного слова. За наявності 16-розрядного коду адреси можна безпосередньо адресувати всього 4 К (К = 1024) осередків пам'яті. Ось це 64-кілобайтне поле пам'яті, так зване сегмент,також є базовим у логічній структурі ВП. Слід зазначити, що у захищеному режимірозмір сегмента може бути іншим і значно перевищувати 64 Кбайт.
Сучасні ПК (крім найпростіших побутових комп'ютерів) мають основну пам'ять, ємністю суттєво більше 1 Мбайт: пам'ять, ємністю 1 Мбайт є ще одним важливим структурним компонентом ВП - назвемо її безпосередньо адресованою пам'яттю (справедливо повністю тільки для реального ре-жиму).Для адресації 1 Мбайт = 220 = 1 осередків безпосередньо адресується пам'яті необхідний 20-розрядний код, який отримується в ПК шляхом використання спеціальних прийомів структуризації адрес осередків ОП.
Абсолютний(Повний, фізичний) адреса(ААБС) формується у вигляді суми декількох складових, найчастіше використовуваними з яких є: адреса сегмента та адреса зміщення.
Адреса сегменту(АССгм) - це початкова адреса 64-кілобайтного поля, всередині якого знаходиться осередок, що адресується.
Адреса усунення(ААСМ) - це відносна 16-розрядна адреса осередку всередині сегмента.
Асегм має бути 20-розрядним, але якщо прийняти умову, що АсеГм повинен бути обов'язково кратним параграфу (в останніх чотирьох розрядах повинен містити нулі), то однозначно визначати цю адресу можна 16-розрядним кодом, збільшеним у 16 разів, що рівносильне доповненню його праворуч чотирма нулями і перетворення його, таким чином, на 20-розрядний код. Тобто умовно можна записати:
ААБС = 16 Х Асегм + ААСМ.
Програмісти іноді використовують ще дві складові адреси усунення: адресу бази та адресу індексу. Слід зазначити, що процесор ПК може звертатися до основної пам'яті, використовуючи лише абсолютну адресу, тоді як програміст може використовувати всі складові адреси, розглянуті вище.
У сучасних ПК існує режим віртуальної адресації(Virtual - здається, уявний). Віртуальна адресація використовується для збільшення адресного простору ПК за наявності ВП великої ємності (проставіртуальна адресація) або при організації віртуальної пам'яті,в яку поряд з ОП включається і частина зовнішньої пам'яті. При віртуальній адресації замість початкової адреси сегмента Ассгм у формуванні абсолютної адреси Аабе бере участь багаторозрядний адресний код зчитується зі спеціальних таблиць. Принцип простої віртуальної адресації можна пояснити так. У регістрі сегмента (зазвичай регістр DS) міститься не АсеГм, а якийсь селектор, що має структуру:
https://pandia.ru/text/78/135/images/image011_103.gif" width="490 height=2" height="2">Тут СЛ - допоміжна службова інформація; F - ідентифікатор, що визначає тип дескрипторної таблиці для формування АсеГм (дескрипторні таблиці створюються в ОП при віртуальній адресації автоматично):
□ якщо F = 0, то використовується глобальна дескрипторна таблиця (GDT), загальна
всім завдань, вирішуваних в ПК при багатопрограмному режимі;
□ якщо F = 1, то використовується локальна дескрипторна таблиця (LDT).
ємна для кожного завдання окремо;
□ ІНДЕКС - адреса рядка у дескрипторній таблиці.
Відповідно до індексу та ідентифікатора GLT або LDT зчитується 64-бітовий рядок, що містить, зокрема, і адресу сегмента. Розрядність цієї адреси залежить від розміру адресного простору мікропроцесора, точніше дорівнює розрядності адресної шини. Подібна віртуальна адресація використовується при захищеному режимі мікропроцесора. Для більшої щільності раз-
Зміщення інформації в оперативній пам'яті (зменшення сегментованості, характерної для багатопрограмного режиму) часто використовується сегментно-стра-нічнаадресація, коли поля пам'яті виділяються програмам всередині сегментів сторінками, розміром від 2 до 4 Кбайт. Формування сегментно-сторінкової структури адрес виконується автоматично операційною системою.
Віртуальна пам'ять створюється при недостатньому об'ємі оперативної пам'яті, що не дозволяє розмістити в ній відразу всю необхідну інформацію для завдання. При завантаженні чергового завдання на оперативну пам'ять необхідно виконати розподілмашинних ресурсів, зокрема оперативної пам'яті між компонентами завдань, що одночасно вирішуються (в принципі, оперативної пам'яті може не вистачити і для вирішення одного складного завдання). Під час підготовки програм використовуються умовні адреси, які потім прив'язані до конкретного місця у пам'яті. Розподіл пам'яті може виконуватися або в статичномурежимі до завантаження програми в ОП, або в динамічномурежимі автоматично під час завантаження програми. Статичний розподіл пам'яті дуже трудомісткий, тому застосовується рідко. Якщо очевидно, що реальна пам'ять менша за необхідний програмою адресного простору, програміст може вручну розбити програму на частини, що викликаються в ГП у міру необхідності, - створити оверлейнуструктуру програми Зазвичай використовується режим динамічного розподілу пам'яті.
При динамічному розподілі пам'яті у разі недостатньої ємності ВП корисно скористатися віртуальної пам'яті.У режимі віртуальної пам'яті користувач має справу не з фізичною ВП, що дійсно є в ПК, а з віртуальної (здається) однорівневою пам'яттю,ємність якої дорівнює всьому адресному простору мікропроцесора. На всіх етапах підготовки програми, включаючи її завантаження в оперативну пам'ять, у програмі використовуються віртуальні адреси і лише за безпосереднього виконання машинної команди виконується перетворення віртуальних адрес на реальні фізичні адреси ОП. При цьому реально програма може розміщуватись частково в ОП, частково у зовнішній пам'яті. Технологія організації віртуальної пам'яті така. Фізичні оперативна та дискова (залучена до завдання) пам'ять та віртуальна пам'ять розбиваються на сторінки однакового розміру по 4 Кбайти. Сторінкам віртуальної та фізичної пам'яті надаються номери, які зберігаються одними і тими ж на весь період розв'язання задачі. Операційна система формує дві таблиці:
□ сторінок віртуальної пам'яті;
□ фізичного розміщення сторінок,
та встановлює логічні зв'язки між ними (рис. 6.2).
На малюнку видно, що фізичні сторінки можуть перебувати в даний час як в оперативній, так і в зовнішній пам'яті. Із зовнішньої пам'яті віртуальні сторінки автоматично переміщуються до оперативної лише тоді, коли до них відбувається звернення. При цьому вони заміщають сторінки, що вже відпрацювали. Сторінні таблиці кожної програми формуються операційною системою у процесі розподілу пам'яті і змінюються щоразу, коли фізичні сторінки переміщаються з ВЗП в ОП. Віртуальна пам'ять може мати
та сегментно-сторінкову організацію. І тут віртуальна пам'ять ділиться спочатку на сегменти, а всередині них сторінки. Принцип організації такої пам'яті аналогічний розглянутому вище.
Таблиця сторінок фізичної пам'яті |
||
Розташована у пам'яті | № фізичної сторінки |
|
Мал. 6.2.Таблиця сторінок
Статичні оперативні запам'ятовуючі пристрої дозволяють забезпечувати зберігання записаної інформації доти, доки на мікросхему подається харчування. Однак запам'ятовуюча комірка статичного ОЗУ займає відносно велику площу, тому для ОЗУ великого обсягу як осередок, що запам'ятовує, застосовують конденсатор. Заряд на цій ємності природно з часом зменшується, тому його необхідно заряджати з періодом приблизно 10 мс. Цей період називається періодом регенерації. Підзарядка ємності проводиться при зчитуванні комірки пам'яті, тому для регенерації інформації досить просто вважати регенеровану комірку пам'яті.
Схема запам'ятовуючого елемента динамічного ОЗУ та його конструкція наведена малюнку 1.
Малюнок 1. Схема елемента динамічного ОЗУ, що запам'ятовує, і його конструкція
При зчитуванні заряду ємності необхідно враховувати, що ємність лінії зчитування набагато більше ємності осередку, що запам'ятовує. Графіки зміни напруги на лінії зчитування при зчитуванні інформації з осередку, що запам'ятовує, без застосування регенерації наведені на малюнку 2.
Малюнок 2. Графіки зміни напруги на лінії зчитування при зчитуванні інформації із осередку, що запам'ятовує
Спочатку на лінії запису/зчитування присутня половина живлення мікросхеми. При підключенні до лінії запису/зчитування пам'яті клітинки заряд, що зберігається в пам'яті, змінює напругу на лінії на невелику величину DU. Тепер це напруження необхідно відновити до початкового логічного рівня. Якщо збільшення напруги DU було позитивним, то напруга необхідно довести до напруги живлення мікросхеми. Якщо збільшення DU було негативним, то напруга необхідно довести до рівня загального дроту.
Для регенерації початкової напруги, що зберігався в осередку, що запам'ятовує, в схемі застосовується , включений між двома лініями запису/зчитування. Схема такого включення наведена малюнку 3. Ця схема з допомогою позитивної зворотний зв'язок відновлює початкове значення напруги в запам'ятовуючому елементі, підключеному до обраної лінії зчитування. Тобто, при зчитуванні осередку проводиться регенерація заряду, що зберігається в ній.
Малюнок 3. Схема каскаду динамічного ОЗУ, що регенерує.
Для зменшення часу регенерації мікросхема влаштована так, що при зчитуванні одного осередку пам'яті в рядку матриці запам'ятовує регенерується весь рядок.
Особливістю динамічних ОЗП є мультиплексування шини адреси. Адресу рядка та адресу стовпця передаються по черзі. Адресу рядка синхронізується стробующим сигналом RAS# (Row Address strobe), а адреса стовпця - CAS# (Column Adress Strobe). Мультиплексування адрес дозволяє зменшити кількість ніжок мікросхем ОЗУ. Зображення мікросхеми динамічного ОЗП наведено малюнку 4, а часові діаграми звернення до динамічного ОЗП малюнку 5.
Малюнок 4. Зображення динамічного ОЗП на принципових схемах
Рисунок 5. Тимчасова діаграма звернення до динамічного ОЗУ
Саме так довгий час велася робота з динамічними ОЗП. Потім було помічено, що зазвичай звернення ведеться до даних, що лежать у сусідніх осередках пам'яті, тому не обов'язково при зчитуванні чи запису щоразу передавати адресу рядка. Дані почали записувати чи зчитувати блоками та адресу рядка передавати лише на початку блоку. При цьому можна скоротити загальний час звернення до динамічного ОЗП і тим самим збільшити швидкість комп'ютера.
Такий режим звернення динамічного ОЗУ називається швидким сторінковим режимом доступу FPM (Fast Page Mode). Довжина зчитуваного блоку даних дорівнює чотирьом словам. Для того, щоб оцінити час такого режиму доступу до пам'яті, час вимірюють в тактах системної шини процесора. У звичайному режимі доступу до пам'яті час доступу є однаковим для всіх слів. Тому цикл звернення динамічної пам'яті можна записати як 5-5-5-5. При режимі швидкого сторінки доступу цикл звернення до динамічної пам'яті можна записати як 5-3-3-3, тобто час звернення до першої комірки не змінюється в порівнянні з попереднім випадком, а зчитування наступних комірок скорочується до трьох тактів. У цьому середній час доступу до пам'яті скорочується майже півтора разу. Тимчасова діаграма режиму FPM наведено малюнку 6.
Рисунок 6. Тимчасова діаграма звернення до динамічного ОЗП у режимі FPM
Ще одним способом збільшення швидкодії ОЗП є застосування мікросхем EDO (Extended Data Out - ОЗП з розширеним виходом даних). У EDO ОЗУ підсилювачі-регенератори не скидаються після закінчення строба CAS#, тому часу для зчитування даних у такому режимі більше. Тепер для того, щоб зберегти час зчитування на колишньому рівні, можна збільшити тактову частоту системної шини і тим самим збільшити швидкодію комп'ютера. Для EDO ОЗУ цикл звернення динамічної пам'яті можна записати як 5-2-2-2.
Наступним кроком у розвитку схем динамічного ОЗУ було застосування у складі ОЗУ лічильника стовпців. Тобто при переході адреси осередку до наступного стовпця матриці, що запам'ятовує, адреса стовпця інкрементується (збільшується) автоматично. Таке ОЗУ отримало назву BEDO (ОЗУ з пакетним доступом). У цьому типі ОЗУ вдалося досягти режиму звернення динамічної пам'яті 5-1-1-1.
У синхронному динамічному ОЗП (SDRAM) подальше збільшення швидкодії виходить за рахунок застосування конвеєрної обробки сигналу. Як відомо при використанні конвеєра можна розділити операцію зчитування або запису на окремі підоперації, такі як вибірка рядків, вибірка стовпців, зчитування осередків пам'яті, і здійснювати ці операції одночасно. При цьому поки на вихід передається лічена раніше інформація, проводиться дешифрація стовпця для поточної комірки пам'яті і дешифрація рядка для наступної комірки пам'яті. Цей процес ілюструється малюнком 7
Малюнок 7. Структурна схема конвеєрної обробки даних
З наведеного малюнка видно що, незважаючи на те, що при зчитуванні одного осередку пам'яті час доступу до ОЗУ збільшується, при зчитуванні кількох сусідніх осередків пам'яті загальна швидкодія мікросхем динамічного синхронного ОЗУ збільшується. http://www.epos.kiev.ua/pubs/pm/pc133.htm
Література:
Разом із статтею "Динамічні оперативні запам'ятовуючі пристрої" читають:
3.9. Оперативні пристрої, що запам'ятовують
Пристрої, що запам'ятовуютьза виконуваними функціями поділяються на оперативніі постійні. Оперативнізапам'ятовуючі пристрої ( ОЗУ) здійснюють запис, зберігання та зчитування інформації та працюють тільки при включеному живленні, тобто ОЗУ є енергозалежними. Постійнізапам'ятовуючі пристрої ( ПЗУ) зберігають інформацію при відключенні харчування, тобто. енергонезалежними.
ОЗП за видом зберігання інформації поділяються на статичніі динамічні. У статичному ОЗП як елемент пам'яті використовується тригер, у динамічному - конденсатор. Англійською ОЗУ називається RAM (random access memory- Пам'ять з довільним доступом). Статична ОЗУ відповідно SRAM, динамічний DRAM.
Статична ОЗУ
на малюнку 1показана структура статичного пристрою.
Рис.1. Структура статичної ОЗП
ЕП- Це елемент пам'яті. Ще його називають запам'ятовуючим елементом ( ЗЕ). Усі елементи пам'яті укладені у матриці накопичувача. Число елементів дорівнює 2 n. Кожен конкретний ЕП зберігає один біт інформації і має свій, що задається n-розрядним двійковим кодом.
Адресу розбивають на дві частини (зазвичай однакові) - адресу рядка та адресу стовпця. Виходить прямокутна матриця, що містить 2 kрядків та 2 mстовпців. Усього елементів пам'яті буде 2 k+m .
Оскільки число рядків та число стовпців значно більше, ніж розрядність двійкового числа, між адресними входами та матрицею елементів пам'яті ставлять дешифратори, на малюнку позначені як дешифратор рядків та дешифратор стовпців.
Розглянемо одне із варіантів виконання елемента пам'яті статичного ОЗУ. Ось схема:
Мал. 2. Елемент пам'яті статичного ОЗП
Власне елементом пам'яті є D-тригер, що знаходиться на перетині i-рядки та j-го стовпця. Для зменшення кількості висновків мікросхем ОЗУпоєднують їх входи та виходи. Тому на схемі введено і електронний ключ SW.
При рівнях лог. 1на лініях iі jта при подачі сигналу дозволу запису WR=1(від write- записувати), в тригер записується інформація, яка надходить на вхід D. При цьому шина Вхід вихідвиявляється підключеною до Dвходу тригера через електронний ключ SWта виконує функції входу, при знятті сигналу WRключ підключає до шини Вхід вихідвихід тригера, і це шина виконує функції виходу.
Якщо ОЗУ однорозрядне, то шина Вхід вихідбуде спільною всім елементів пам'яті. Але частіше ОЗУ багаторозрядні і в цьому випадку на кожній парі ліній рядок-стовпець розташовується по nтригерів та nключів, де n-кількість розрядів, а елемент "І"у своїй залишається один. І кожен із ключів підключається до своєї шині Вхід вихід.
Крім режимів запису та зчитування, які визначаються потенціалом на вході WR, існує режим зберігання даних, в якому запис та зчитування заборонені. Режим має подвійне значення.
По-перше, якщо у пристрої багато мікросхем ОЗУ, що характерно, запис або зчитування ведеться по одній мікросхемі, інші в цьому випадку повинні бути відключені.
По-друге, в режимі зберігання даних енергоспоживання набагато менше, ніж у режимі запису та зчитування ( робочий режим). Для переведення ОЗП у режим зберігання використовується сигнал CS,по англійськи crystal selection- Вибір кристала. Зазвичай для переведення в режим зберігання на вхід CSподається рівень лог. 1, для переведення в робочий режим - лог. 0.
Динамічне ОЗУ
Як говорилося раніше, в динамічному ОЗП функції елемента пам'яті виконує конденсатор. Інформація представлена електричним зарядом, наприклад, якщо є заряд на конденсаторі, значить елемент пам'яті записана лог. 1, немає заряду - лог. 0.
Оскільки час збереження заряду на конденсаторі обмежений (внаслідок витоку), необхідно періодично відновлювати записану інформацію. Цей процес зветься регенерацією. Крім цього, для динамічного ОЗП потрібна синхронізація, що забезпечує послідовність включень функціональних вузлів.
Для реалізації елемента пам'яті динамічного ОЗП широко застосовується схема, показана на малюнку 3.
Мал. 3 - Елемент пам'яті динамічного ОЗП
Вибір елемента пам'яті здійснюється сигналом лог. 1на шині рядка. Транзистор VT2відкривається та з'єднує конденсатор С1з шиною стовпця. РШ – розрядна шина. Попередньо через транзистор VT1, який відкривається сигналом "Такт (С)", заряджається ємністьЗ шдо напруги U 0 . Місткість С шмає значно перевищувати ємність С1.
Елемент пам'яті динамічного ОЗУ простіше, ніж статичного, по, цьому обсяг пам'яті в динамічних ОЗУ вище, ніж у статичних. При велику розрядність адреси його ділять на дві частини. Перша називається RAS, що по-англійськи означає row access signal- сигнал вибірки рядка, другий - CAS, англійською означає column access signal- Сигнал вибірки стовпця.
Сигнали RASі CASзрушені один щодо одного в часі, сигнал дозволу запису WRповинен з'являтися під час введення обох частин адреси. Одночасно з WRвводиться інформаційний сигнал. У режимі зчитування інформаційний сигнал з'являється на виході з деякою затримкою щодо сигналу CAS.
Позначення сигналів мікросхем пам'яті (відомості)
|
1. Адреса: А |
2. Тактовий сигнал: |
|
3. Строб адреси стовпця: CAS |
4. Строб адреси рядка: RAS |
|
5. Вибір мікросхеми: CS |
6. Дозвіл: CE |
|
7. Запис: WR |
8. Зчитування: RD |
|
9. Запис-зчитування: W/R |
10. Дозвіл запису: WE |
|
11. Дозвіл щодо виходу: OE |
12.Дані (інформація): D |
|
13. Вхідні дані: DI |
14. Вихідні дані: DO |
|
15.Адреса, дані; вхід, вихід: ADIO |
16.Дані вхід, вихід: DIO |
|
17. Регенерація: REF |
18.Програмування: PR |
|
19.Стирання: ER |
|
|
22. Загальний висновок: OV |
Динамічної пам'яті в обчислювальній машині значно більше, ніж статичної, оскільки саме DRAM використовується як основна пам'ять ВМ. Як і SRAM, динамічна пам'ять складається з ядра (масиву ЗЕ) та інтерфейсної логіки (буферних регістрів, підсилювачів читання даних, схеми регенерації та ін.).
На відміну від SRAM адреса осередку DRAM передається в мікросхему за два кроки - спочатку адресу стовпця, а потім рядки, що дозволяє скоротити кількість висновків шини адреси приблизно вдвічі, зменшити розміри корпусу і розмістити на материнській платі більшу кількість мікросхем. Це, зрозуміло, призводить до зниження швидкодії, оскільки передачі адреси потрібно вдвічі більше часу. Для вказівки, яка саме частина адреси передається у певний момент, служать два допоміжні сигнали RAS та CAS. При зверненні до осередку пам'яті на шину адреси виставляється адреса рядка. Після стабілізації процесів на шині подається сигнал RAS і записується адресу у внутрішній регістр мікросхеми пам'яті. Потім на шину адреси виставляється адреса шпальти і видається сигнал CAS. Залежно від стану лінії WE проводиться читання даних із комірки або їх запис у комірку (перед записом дані мають бути поміщені на шину даних). Інтервал між установкою адреси і видачею сигналу RAS (або CAS) обумовлюється технічними характеристиками мікросхеми, але адреса зазвичай виставляється в одному такті системної шини, а керуючий сигнал - в наступному. Таким чином, для читання або запису одного осередку динамічного ОЗП потрібно п'ять тактів, в яких відбувається відповідно: видача адреси рядка, видача сигналу RAS, видача адреси стовпця, видача сигналу CAS, виконання операції читання/запису (у статичній пам'яті процедура займає лише від двох до трьох тактів).
Мал. 5.10. Класифікація динамічних ОЗП: а – мікросхеми для основної пам'яті; б- мікросхеми для відеоадаптерів
Слід також пам'ятати необхідність регенерації даних. Але поруч із природним розрядом конденсатора ЗЕ згодом до втрати заряду призводить також зчитування даних із DRAM, тому після кожної операції читання дані мають бути відновлені. Це досягається за рахунок повторного запису тих самих даних відразу після читання. При зчитуванні інформації з одного осередку фактично видаються дані відразу всього обраного рядка, але використовуються тільки ті, які знаходяться в стовпці, що цікавить, а всі інші ігноруються. Таким чином, операція читання з одного осередку призводить до руйнування даних всього рядка, і їх потрібно відновлювати. Регенерація даних після читання виконується автоматично інтерфейсною логікою мікросхеми, і відбувається це відразу після зчитування рядка. Тепер розглянемо різні типи мікросхем динамічної пам'яті, почнемо із системних DRAM, тобто мікросхем, призначених для використання як основну пам'ять. На початковому етапі це були мікросхеми асинхронної пам'яті, робота яких жорстко не прив'язана до тактових імпульсів системної шини.
Асинхронні динамічні ОЗП.Мікросхеми асинхронних динамічних ОЗП управляються сигналами RAS і CAS, та його робота у принципі пов'язана безпосередньо тактовими імпульсами шини. Асинхронної пам'яті властиві додаткові витрати часу взаємодія мікросхем пам'яті і контролера. Так, в асинхронній схемі сигнал RAS буде сформований тільки після надходження в контролер тактуючого імпульсу і сприйме мікросхемою пам'яті через деякий час. Після цього пам'ять видасть дані, але контролер зможе їх рахувати тільки після приходу наступного тактуючого імпульсу, оскільки він повинен працювати синхронно з іншими пристроями ВМ. Таким чином, протягом циклу читання/запису відбуваються невеликі затримки через очікування пам'яттю контролера та контролером пам'яті.
Мікросхеми DRAM.У перших мікросхемах динамічної пам'яті застосовувався найпростіший спосіб обміну даними, часто званий традиційним (conventional). Він дозволяв зчитувати та записувати рядок пам'яті тільки на кожен п'ятий такт (рис. 5.11, а).Етапи такої процедури було описано раніше. Традиційній DRAM відповідає формула 5-5-5-5. Мікросхеми даного типу могли працювати на частотах до 40 МГц і через свою повільність (час доступу становив близько 120 не) проіснували недовго.
Мікросхеми FPMDRAM.Мікросхеми динамічного ОЗП, що реалізують режим FPM, також належать до ранніх типів DRAM. Сутність режиму було показано раніше. Схема читання для FPM DRAM (рис. 5.11, 6) описується формулою 5-3-3-3 (всього 14 тактів). Застосування схеми швидкого сторінки доступу дозволило скоротити час доступу до 60 не, що, з урахуванням можливості працювати на більш високих частотах шини, призвело до збільшення продуктивності пам'яті в порівнянні з традиційною. DRAM приблизно на 70%. Цей тип мікросхем застосовувався у персональних комп'ютерах приблизно до 1994 року.
Мікросхеми EDO DRAM.Наступним етапом у розвитку динамічних ОЗУ стали ІМС з гіперсторінковим режимом доступу(НРМ, Hyper Page Mode), більш відомі як EDO (Extended Data Output - розширений час утримання даних на виході). Головна особливість технології – збільшений у порівнянні з FPM DRAM час доступності даних на виході мікросхеми. У мікросхемах FPM DRAM вихідні дані залишаються дійсними тільки при активному сигналі CAS, через що у другому та наступних доступах до рядка потрібно три такти: такт перемикання CAS в активний стан, такт зчитування даних та такт перемикання CAS у неактивний стан. В EDO DRAM по активному (спадаючому) фронту сигналу CAS дані запам'ятовуються у внутрішньому регістрі, де зберігаються ще деякий час після того, як надійде наступний активний фронт сигналу. Це дозволяє використовувати дані, що зберігаються, коли CAS вже переведений в неактивний стан (рис. 5.11, б). Іншими словами, часові параметри покращуються за рахунок виключення циклів очікування моменту стабілізації даних на виході мікросхеми.
Схема читання EDO DRAM вже 5-2-2-2, що на 20% швидше, ніж у FPM. Час доступу становить близько 30-40 не. Слід зазначити, що максимальна частота системної шини для мікросхем EDO DRAM мала перевищувати 66 МГц.
Мікросхеми BEDO DRAM.Технологію EDO було вдосконалено компанією VIA Technologies. Нова модифікація EDO відома як BEDO (Burst EDO – пакетна EDO). Новизна методу у цьому, що з першому зверненні зчитується весь рядок мікросхеми, куди входять послідовні слова пакета. За послідовним пересиланням слів (перемиканням стовпців) автоматично стежить внутрішній лічильник мікросхеми. Це виключає необхідність видавати адреси для всіх осередків пакета, але потребує підтримки зовнішньої логіки. Спосіб дозволяє скоротити час зчитування другого та наступних слів ще на один такт (рис. 5.11, г),завдяки чому формула набуває вигляду 5-1-1-1.
Мікросхеми EDRAM.Швидша версія DRAM була розроблена підрозділом фірми Ramtron – компанією Enhanced Memory Systems. Технологія реалізована у варіантах FPM, EDO та BEDO. У мікросхеми більш швидке ядро та внутрішня кеш-пам'ять. Наявність останньої – головна особливість технології. У ролі кеш-пам'яті виступає статична пам'ять (SRAM) ємністю 2048 біт. Ядро EDRAM має 2048 стовпців, кожен з яких з'єднаний із внутрішньою кеш-пам'яттю. При зверненні до будь-якої комірки одночасно зчитується цілий рядок (2048 біт). Рахунок заноситься в SRAM, причому перенесення інформації в кеш-пам'ять практично не позначається на швидкодії, оскільки відбувається за один такт. При подальших зверненнях до осередків, що належать до того ж рядка, дані беруться з більш швидкої кеш-пам'яті. Наступне звернення до ядра відбувається при доступі до комірки, не розташованої в рядку, що зберігається в кеш-пам'яті мікросхеми.
Технологія найбільш ефективна при послідовному читанні, тобто, коли середній час доступу для мікросхеми наближається до значень, характерних для статичної пам'яті (порядку 10 нс). Головна складність полягає в несумісності з контролерами, які використовуються під час роботи з іншими видами DRAM.
Синхронні динамічні ОЗП.У синхронних DRAM обмін інформацією синхронізується зовнішніми тактовими сигналами і відбувається в строго певні моменти часу, що дозволяє взяти все від пропускної спроможності шини «процесор-пам'ять» та уникнути циклів очікування. Адресна та керуюча інформація фіксуються в ІМС пам'яті. Після чого реакція у відповідь мікросхеми відбудеться через чітко певне число тактових імпульсів, і цей час процесор може використовувати для інших дій, не пов'язаних із зверненням до пам'яті. У разі синхронної динамічної пам'яті замість тривалості циклу доступу говорять про мінімально допустимий період тактової частоти, і йдеться про час порядку 8-10 не.
Мікросхеми SDRAM.Абревіатура SDRAM (Synchronous DRAM – синхронна DRAM) використовується для позначення мікросхем «звичайних» синхронних динамічних ОЗУ. Кардинальні відмінності SDRAM від розглянутих вище асинхронних динамічних ОЗП можна звести до чотирьох положень:
синхронний метод передачі на шину;
конвеєрний механізм пересилання пакета;
застосування кількох (двох чи чотирьох) внутрішніх банків пам'яті;
передача частини функцій контролера пам'яті логіці мікросхеми.
Синхронність пам'яті дозволяє контролеру пам'яті знати моменти готовності даних, за рахунок чого знижуються витрати циклів очікування і пошуку даних. Оскільки дані з'являються на виході ІМС одночасно з тактовими імпульсами, полегшується взаємодія пам'яті з іншими пристроями ВМ.
На відміну від BEDO, конвеєр дозволяє передавати дані пакета за тактами, завдяки чому ОЗУ може працювати безперебійно на більш високих частотах, ніж асинхронні ОЗУ. Переваги конвеєра особливо зростають при передачі довгих пакетів, але не перевищують довжину рядка мікросхеми.
Значний ефект дає розбиття всієї сукупності осередків на незалежні внутрішні масиви (банки). Це дозволяє поєднувати доступ до осередку одного банку з підготовкою до наступної операції в інших банках (перезарядження ланцюгів, що управляють, і відновленням інформації). Можливість тримати відкритими одночасно кілька рядків пам'яті (з різних банків) сприяє підвищенню швидкодії пам'яті. При почерговому доступі до банків частота звернення до кожного їх окремо зменшується пропорційно числу банків і SDRAM може працювати більш високих частотах. Завдяки вбудованому лічильнику адрес SDRAM, як і BEDO DRAM, дозволяє читати і записувати в пакетному режимі, причому в SDRAM довжина пакета варіюється і в пакетному режимі є можливість читання цілого рядка пам'яті. ІМС може бути охарактеризована формулою 5-1-1-1. Незважаючи на те, що формула для цього типу динамічної пам'яті така ж, що й у BEDO, здатність працювати на більш високих частотах призводить до того, що SDRAM з двома банками при тактовій частоті шини 100 МГц за продуктивністю може вдвічі перевищувати пам'ять типу BEDO.
Мікросхеми DDR SDRAM.Важливим етапом у подальшому розвитку технології SDRAM стала DDR SDRAM (Double Data Rate SDRAM – SDRAM із подвоєною швидкістю передачі даних). На відміну від SDRAM, нова модифікація видає дані в пакетному режимі по обох напрямках імпульсу синхронізації, за рахунок чого пропускна здатність зростає вдвічі. Існує кілька специфікацій DDR SDRAM, залежно від частоти тактової системної шини: DDR266, DDR333, DDR400, DDR533. Так, пікова пропускна спроможність мікросхеми пам'яті специфікації DDR333 становить 2,7 Гбайт/с, а DDR400 - 3,2 Гбайт/с. DDR SDRAM нині є найпоширенішим типом динамічної пам'яті персональних ВМ.
Мікросхеми RDRAM, DRDRAM.Найбільш очевидні методи підвищення ефективності роботи процесора з пам'яттю - збільшення тактової частоти шини чи ширини вибірки (кількості одночасно пересланих розрядів). На жаль, спроби поєднання обох варіантів наштовхуються на суттєві технічні труднощі (з підвищенням частоти погіршуються проблеми електромагнітної сумісності, важче стає забезпечити одночасность надходження споживачеві всіх бітів інформації, що паралельно пересилаються). Більшість синхронних DRAM (SDRAM, DDR) застосовується широка вибірка (64 біта) при обмеженій частоті шини.
Принципово відмінний підхід до побудови DRAM було запропоновано компанією Rambus у 1997 році. У ньому акцент робиться на підвищення тактової частоти до 400 МГц при одночасному зменшенні ширини вибірки до 16 біт. Нова пам'ять відома як RDRAM (Rambus Direct RAM). Існує кілька різновидів цієї технології: Base, Concurrent та Direct. У всіх тактування ведеться по обох напрямках синхросигналів (як DDR), завдяки чому результуюча частота становить відповідно 500-600, 600-700 і 800 МГц. Два перші варіанти практично ідентичні, а ось зміни у технології Direct Rambus (DRDRAM) дуже значні.
Спочатку зупинимося на важливих моментах технології RDRAM, орієнтуючись переважно більш сучасний варіант - DRDRAM. Головною відмінністю від інших типів DRAM є оригінальна система обміну даними між ядром і контролером пам'яті, в основі якої лежить так званий канал Rambus, що застосовує асинхронний блочно-орієнтований протокол. На логічному рівні інформація між контролером та пам'яттю передається пакетами.
Розрізняють три види пакетів: пакети даних, пакети рядків та пакети стовпців. Пакети рядків і стовпців служать передачі від контролера пам'яті команд управління відповідно лініями рядків і стовпців масиву елементів, що запам'ятовують. Ці команди замінюють звичайну систему керування мікросхемою за допомогою сигналів RAS, CAS, WE та CS.
Мікросхеми SLDRAM.Потенційним конкурентом RDRAM на роль стандарту архітектури пам'яті для майбутніх персональних ВМ виступає новий вид динамічного ОЗП, розроблений консорціумом виробників ВМ SyncLink Consortium та відомий під абревіатурою SLDRAM. На відміну від RDRAM, технологія якої є власністю компаній Rambus та Intel, цей стандарт – відкритий. На системному рівні технології дуже схожі. Дані та команди від контролера до пам'яті та назад у SLDRAM передаються пакетами по 4 або 8 посилок. Команди, адреса та керуючі сигнали надсилаються по однонаправленій 10-розрядній командній шині. Дані, що зчитуються і записуються передаються по двонаправленій 18-розрядній шині даних. Обидві шини працюють на однаковій частоті. Поки що ця частота дорівнює 200 МГц, що завдяки техніці DDR еквівалентно 400 МГц. Наступні покоління SLDRAM мають працювати на частотах 400 МГц і від, тобто забезпечувати ефективну частоту понад 800 МГц.
До одного контролера можна підключити до 8 мікросхем пам'яті. Щоб уникнути запізнення сигналів від мікросхем, більш віддалених від контролера, тимчасові характеристики кожної мікросхеми визначаються і заносяться до її регістр при включенні живлення.
Мікросхеми ESDRAM.Це синхронна версія EDRAM, в якій використовуються самі прийоми скорочення часу доступу. Операція запису на відміну від читання відбувається в обхід кеш-пам'яті, що збільшує продуктивність ESDRAM при відновленні читання з рядка, що вже знаходиться в кеш-пам'яті. Завдяки наявності у мікросхемі двох банків простої через підготовку до операцій читання/запису зводяться до мінімуму. Недоліки у аналізованої мікросхеми ті ж, що й у EDRAM - ускладнення контролера, оскільки він має враховувати можливість підготовки до читання в кеш-пам'ять нового рядка ядра. Крім того, при довільній послідовності адрес кеш-пам'ять неефективно.
Мікросхеми CDRAM.Даний тип ОЗП розроблений у корпорації Mitsubishi, і його можна розглядати як переглянутий варіант ESDRAM, вільний від деяких її недосконалостей. Змінено ємність кеш-пам'яті та принцип розміщення в ній даних. Ємність одного блоку, що міститься в кеш-пам'ять, зменшена до 128 біт, таким чином, в 16-кілобітовому кеші можна одночасно зберігати копії з 128 ділянок пам'яті, що дозволяє ефективніше використовувати кеш-пам'ять. Заміна першого в кеш ділянки пам'яті починається тільки після заповнення останнього (128-го) блоку. Зміни зазнали і засоби доступу. Так, у мікросхемі використовуються окремі адресні шини для статичного кешу та динамічного ядра. Перенесення даних з динамічного ядра в кеш-пам'ять поєднане з видачею даних на шину, тому часті, але короткі пересилання не знижують продуктивності ІМС при зчитуванні з пам'яті великих обсягів інформації і зрівнюють CDRAM з ESDRAM, а при читанні за вибірковими адресами CDRAM явно виграє. Необхідно, однак, відзначити, що перелічені вище зміни призвели до ще більшого ускладнення контролера пам'яті.